摘要：本文通过研究长江存储3DNAND闪存芯片的Xtacking架构，找到长存闪存芯片制作过程的关键难点及被卡脖子的关键设备。分析关键国产替代设备的研发与产业化进展进行，以求为下一阶段半导体设备投资做出正确的决策。

相比美光的CuA架构、海力士的PUC架构，随着堆叠层数的提升，长江存储3DNAND闪存芯片采用Xtacking架构的优势将越来越大，具体表现如下
1. 外围电路置于存储单元之上，不占用实际芯片面积，提高存储密度；
2. 存储单元、外围电路分别在两片晶圆上并行加工，缩短生产周期；
3. 外围电路可以单独加工，与存储单元可以互相独立设计、生产，消除二者之间的设计、工艺牵制，实现更高性能；
4. 外围电路面积与存储单元面积几乎相等，远超过现有主流3d nand架构的外围电路面积，相对来说外围电路晶体管密度可以比较低，可以使用老的成熟工艺节点（一般50nm即可满足，最高也无需超过28nm），无需先进制程的光刻机。
由上可见，Xtacking闪存芯片的外围电路制造难度并不高，其并不需要先进制程的光刻设备。其有难度的是存储单元的制作，闪存芯片中所谓的64层，128层，说的就是存储单元的堆叠层数。关于存储单元的具体制造过程如下：
步骤一、依次在硅片上进行ONON层的薄膜沉积堆叠。

步骤二、使用极高深宽比刻蚀设备对所有层进行蚀刻，形成无数均匀的沟槽孔列。

步骤三、对各层通过阶梯刻蚀形成阶梯状结构。

步骤四、再次使用极高深宽比刻蚀设备进行蚀刻将所有通道空列彼此分开。

步骤五、使用氮化物清洗液去除氮化物层，最后进行字线沉积和接触孔沉积填充钨，将存储单元进行联通。

上面5个步骤中，步骤一“ONON层的薄膜沉积堆叠”和步骤三“阶梯刻蚀”是相对简单的工艺，不存在卡脖子问题。但步骤二、步骤四均需要“极深宽比刻蚀”、和步骤五“极高深宽比字线和接触孔钨填充”，均存在被日美卡脖子的问题。此外根据业内数据3D NAND 产线中，随着堆叠层数的增加，蚀刻设备将占整条产线全部设备金额的50%以上。

随着长江存储和国内先进设备厂的共同努力，“极深宽比刻蚀”和“极高深宽比字线和接触孔钨填充”卡脖子问题基本都已得到解决。
一、关于解决“超深宽比刻蚀”卡脖子方面。
而随着存储堆叠的层数上升，沟槽孔的深宽比随之攀升，使得沟槽孔蚀刻的工艺难度越来越大，例如：32/48层的沟槽孔深宽比为40：1；64的沟槽孔深宽比为60：1；96层的沟槽孔深宽比为70：1。至目前为止，在全部的蚀刻工艺里面，超深宽比刻蚀是所有芯片蚀刻工艺过程中最难的工艺，没有之一。目前长江存储被日美卡脖子，主要就是卡在超深宽比刻蚀设备上面。如果超深宽比刻蚀设备不及格，会出现通道孔的“不完全刻蚀、尾端扭曲、中间弯曲、刻蚀均匀性不够”等各种情况，如下图所示。

幸好的是，存储单元可以使用串堆叠（string stacking）技术，即在某个位置将两个叠堆串联起来。在串堆叠中，首先会沉积一些硬掩模层，然后再沉积和加工一个或更多额外的存储堆叠。串堆叠会增加掩模层和复杂性，但却会使通道孔的形成更快更容易。而事实上，长江存储128层就是将两个64层串堆叠的（如下图所示），这也是长江存储无需开发92层就可以直接跳升至128层量产的原因。而串堆叠技术理论上可以进行无限层次的串联，即3个64层堆叠实现192层，4个64层实现256层……一直做到300-500层的极限，当然这个过程的挑战就转变为掩模层串堆叠工艺的改善和良品率的控制。到此，我们可以得出以下结论：只要我国能解决60:1的超深宽比刻蚀设备，那长江存储128、192甚至256等高级别的闪存芯片堆叠方面将没有问题。

目前长江存储128层闪存就是将两个64层串堆叠
国产设备替代情况。目前国内由是#中微公司主导极高深宽比蚀刻设备研发。其中，公司于2021年自主开发研发60:1极高深比刻蚀机，该设备用 400KHz 取代 2MHz作为偏压射频源，以获得更高的离子入射能量和准直性，使得深孔及深槽刻蚀关键尺寸的大小符合规格目前正进行产线。目前中微公司的60：1极高深比刻蚀机正进入长存64层和128层产线导入阶段。

信息来源：#中微公司2022年年度报告

信息来源：#中微公司2022年年度报告

信息来源：#中微公司2022年年度报告
此外，根据公司研发项目显示，目前正研发满足128层以上的超高深宽比蚀刻设备研发。一旦128层设备研发成功，仅需通过一次串堆叠工艺，即可实现256层及以上闪存芯片量产，通过两次串堆叠工艺，即可实现384层以上量产，结合长江存储特殊的Xtacking架构优势，届时将可把美光海力士的产品按在地上摩擦。
此外，根据#北方华创2023年5月31日业绩说明会，北方华创并无回复正在研发极高或超高深宽比蚀刻设备，其研发的仅是“高深宽比”蚀刻设备研发（业内高深宽比一般指的是20:1-30:1）。

关于解决“极高深宽比字线和接触孔钨填充”卡脖子方面。
随着 3D NAND堆叠层数增加，阶梯接触孔的深宽比会达到 40：1 到 60：1 以上，这对氮化钛阻挡层的生长和极高深宽比的钨填充都提出了更高的要求，堆叠层数的提高还需要更具挑战性的 WL 线路填充，包括更高的深宽比和更长的横向填充。这些新工艺都要通过先进的金属 CVD 或 ALD 来实现。
国产设备替代情况。目前国内“极高深宽比字线和接触孔钨填充”设备方面由#中微公司主导研发。根据中微公司2022年年报，目前已完成CVD 钨设备研发和产线验证。正在进一步开发新型号 CVD 钨和 ALD 钨设备，来实现更高深宽比结构的材料填充，目前已开始实验室测试同时和在关键客户端开始验证。公司表示目前研发验证中的新型CVD 钨和 ALD 钨设备是高端存储器件的关键设备。

信息来源：#中微公司2022年年度报告

信息来源：#中微公司2022年年度报告
以上关键设备，有些在验证阶段，有些已经在产线导入阶段，那会不会出现验证失败无法量产的风险？截至2023年4月，大基金二期500亿+180亿先后两次巨额增资长存，以及2023年5月21日国jia网信ban宣布对美光zhi裁，基本上相当于官方宣布目前中微的国产替代设备的验证效果非常良好，未来长存扩产基本没有任何问题。
最后思考，为什么最难和最重要的工艺设备由中微主导研发？我们知道，现阶段我国为了避免社会资源重复投入浪费，当前半导体国产替代的关键设备和材料都是上面统筹分配研发任务的，最关键的“极高深刻比蚀刻设备”“极高深宽比字线和接触孔钨填充设备”分配给中微研发，主要的原因还是该公司的研发团队技术过硬，水平国内绝对第一。说起中微研发团队，不得不提为人极度低调的中微董事长，被称为“硅谷最有成就的华人”、“中国刻蚀机之父”的尹志尧先生。关于尹志尧先生，我以后会详细介绍

作者：倔强成长价值研究

链接：#https://xueqiu.com/4119003061/253981573

来源：雪球

著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。

风险提示：本文所提到的观点仅代表个人的意见，所涉及标的不作推荐，据此买卖，风险自负。